解説

半加算器（Half Adder）の設計問題です。1ビットの2進数AとBの加算において、桁上がり出力XはAとBの論理積（AND）、桁上げなしの和出力YはAとBの排他的論理和（XOR）で表現されます。真理値表：(A=0,B=0)→X=0,Y=0、(A=0,B=1)→X=0,Y=1、(A=1,B=0)→X=0,Y=1、(A=1,B=1)→X=1,Y=0。X＝A AND B（ANDゲート）、Y＝A XOR B（EX-ORゲート）。問題の図（[DIAGRAM_HERE]）において、X（桁上がり）をANDゲートで、Y（和）をXORゲートで実現した回路が選択肢aです。半加算器はAND1個とXOR1個で構成されます。

なぜ他の選択肢は違うのか

選択肢 イ

選択肢イはゲートの接続や種類が半加算器の定義と異なります。和出力にXORを使わずNANDやNORなどを組み合わせた場合は誤った動作になります。

選択肢 ウ

選択肢ウはXとYの論理が入れ替わっているか、ゲート種類が誤っている場合です。桁上がりはANDで生成されるべきですが、XOR等を使うと真理値表と一致しません。

選択肢 エ

選択肢エもゲートの接続が半加算器の定義を満たしていません。A=1, B=1のとき桁上がりX=1、和Y=0になる必要がありますが、定義外の回路ではこれが満たせません。

解くときのポイント

半加算器の覚え方：桁上がり（Carry out）＝A AND B、和（Sum）＝A XOR B。全加算器は桁上がり入力（Cin）を加えた3入力版。試験では真理値表を素早く書いてゲートを特定する。XOR＝「入力が異なるとき1」が和になる理由を理解しておく。